IT之家6月1日消息 今天早上據(jù)中國臺灣《經(jīng)濟日報》消息，受華為事件沖擊，臺積電通知設(shè)備工廠，決定延后5nm擴建及3nm試產(chǎn)至明年第一季度，較原定時程延長兩季度。
臺積電的3nm工藝是5nm之后的下一代制程節(jié)點，官方信息顯示3nm工藝晶體管密度達到2.5億/mm2，而5nm工藝是1.8億/mm2，資料顯示3nm性能較5nm提升7%，能耗比提升15%。
IT之家獲悉，臺積電評估工藝上多種選擇后認為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會是FinFET晶體管技術(shù)。
但臺積電今天否認傳聞，表示一切按照計劃進行，3nm工藝如期在2021年Q1季度試產(chǎn)，2022年下半年正式量產(chǎn)。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。