IT之家 6 月 18 日消息 根據(jù)外媒 techpowerup 消息，美國公司 Applied Materials（應用材料公司）今日宣布了一項新的半導體芯片布線技術，可以用于 3nm 制程工藝，能夠大幅減少芯片內阻，從而提高效率，減小發(fā)熱。
官方表示，目前芯片多使用通孔在芯片中布線，隨著制程提升，這種方式可以使得連接電阻增加 10 倍，從而抵消制程進步帶來的優(yōu)勢。
據(jù)IT之家了解，新的布線方法名為 Endura Copper Barrier Seed IMS，使用銅材質填充通孔，采用了 7 項工藝和方法來實現(xiàn)。具體方法包括表面處理、定向 ALD 沉積、PVD、 CVD、銅回流等，可以在狹窄的縫隙內填充銅元素，使得電阻降低 50% 以上。
應用材料公司半導體產品部高級副總裁 Prabu Raja 表示，“智能手機芯片具有數(shù)百億條銅連接線，布線的內阻消耗了芯片三分之一功率。這項技術在真空中進行加工，集成多項技術，重新設計材料和結構，可以使得電子產品獲得更長的續(xù)航時間?！?/p>
廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結果僅供參考，IT之家所有文章均包含本聲明。