IT之家 10 月 7 日消息 根據(jù)外媒 TomsHardware 消息，PCI-SIG 組織本周宣布，PCIe 6.0 標(biāo)準(zhǔn)規(guī)范已經(jīng)進(jìn)入最后的 Final Draft 流程，為 0.9 版本，相關(guān)規(guī)格正式確認(rèn)，唯一需要更改的是確定哪些設(shè)備將真正需要 PCIe 6.0 傳輸標(biāo)準(zhǔn)。
速度方面，PCIe 6.0 單通道數(shù)據(jù)傳輸速率相比 PCIe 5.0 再次翻倍，達(dá)到了 64GT/s，同時(shí)這一標(biāo)準(zhǔn)保持著與舊硬件的兼容性。因此，PCIe 6.0 ×16 通道，理論數(shù)據(jù)傳輸速度可以達(dá)到 128 GB/s。
據(jù)了解，PCI Expresss 規(guī)范的制定，有五個(gè)主要的階段：Concept、First Draft、Complete Draft、Final Draft 和 Final。PCIe 6.0 Complete Draft（0.7 版本）于 2020 年 11 月推出，以便大公司研發(fā) PCIe 控制器等產(chǎn)品。
IT之家獲悉，本次 PCIe 6.0 規(guī)范 0.9 版本的發(fā)布，意味著相關(guān)技術(shù)細(xì)節(jié)不會(huì)再有任何更改，PCI-SIG 成員可以開(kāi)始審查其知識(shí)產(chǎn)權(quán)和專(zhuān)利等。正式的 PCIe 6.0 1.0 版規(guī)范如果推出，代表著該標(biāo)準(zhǔn)的正式確定。技術(shù)方面，新標(biāo)準(zhǔn)要求信號(hào)采用 PAM-4 四級(jí)信號(hào)脈沖幅度調(diào)制，同時(shí)具有低延遲前向糾錯(cuò)功能（FEC），可以確保高速下數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。不僅如此，新標(biāo)準(zhǔn)也為 PCB 電路設(shè)計(jì)、電源等提出了更高的要求，研發(fā)人員需要解決信號(hào)串?dāng)_、損耗等問(wèn)題。以下為詳細(xì)要求：
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。