芯東西 3 月 17 日報道，本周二，英特爾宣布在歐盟投資超過 330 億歐元，除了芯片制造外，還將在意大利投資高達 45 億歐元的后端制造設施。據(jù)悉，該工廠將“采用新技術和創(chuàng)新技術”為歐盟提供產(chǎn)品。
事實上 3 月以來，英特爾、臺積電、三星在先進封裝上的動作就反復刷屏。
3 月初，英特爾、臺積電、三星和日月光等十大巨頭宣布成立通用芯片互連標準 ——UCIe，將 Chiplet（芯粒、小芯片）技術標準化。這一標準同樣提供了“先進封裝”級的規(guī)范，涵蓋了 EMIB 和 InFO 等所有基于高密度硅橋的技術。
UCIe 成立的同一天，英國 AI 芯片創(chuàng)企 Graphcore 推出 IPU 產(chǎn)品 Bow。該芯片通過采用臺積電的 3D 封裝技術，在完全不改變軟件和芯片內核的情況下，將運算速度提升了 40% 并降低了 16% 的功耗。
▲ Graphcore IPU 芯片中的封裝示意圖（圖片來源：IEEE）
上周日，韓媒也爆出，三星電子在 DS（半導體事業(yè)暨裝置解決方案）事業(yè)部內新設立了測試與封裝（TP）中心。韓媒認為，該中心的設立和人員調整，或意味著三星電子將加強先進封裝投資，確保在后端領域上領先于臺積電。
甚至就連月初蘋果春季發(fā)布會上重磅芯片 M1 Ultra 的架構背后，也有著臺積電第五代 CoWoS Chiplet 先進封裝技術。
▲ 蘋果公司 Chiplet 專利與 M1 Ultra（參考專利 US 20220013504A1）
事實上，隨著摩爾定律臨近極限，先進封裝已成為提升芯片性能的重要路徑之一。
根據(jù)法國市場咨詢公司 Yole Developpement 最新的 2021 年年度高端封裝報告，英特爾等市場龍頭在先進封裝上的資本支出約為 119 億美元，第一名、第二名和第四名分別是英特爾、臺積電和三星電子三大芯片制造巨頭，其支出占比之和達 67%。
▲ 2021 年七大廠商的高端封裝支出（圖片來源：Yole）
雖然現(xiàn)代半導體行業(yè)形成了設計、制造和封裝等環(huán)節(jié)，但是在最先進的封裝技術上，三大芯片制造巨頭正在掌握最主要的話語權，其先進封裝技術布局已進入關鍵節(jié)點。
01. 臺積電：2011 年入局先進封裝，2.5D 封裝技術搶下蘋果訂單
作為晶圓制造龍頭，臺積電也是最早開始布局先進封裝的上游廠商之一。早在 2011 年，臺積電的余振華就面對媒體放聲：“封測廠已經(jīng)跟不上晶圓代工的腳步了，摩爾定律都開始告急了，我們與其在里面干著急，不如做到外面去。”
余振華早在 1994 年就加入了臺積電，現(xiàn)在已是臺積電 Pathfinding for System Integration 副總經(jīng)理，是臺積電先進封裝技術的具體負責人。
▲ 臺積電 Pathfinding for System Integration 副總經(jīng)理余振華
在 2011 年第二季度的法說會上，時任臺積電董事長兼首席執(zhí)行官的張忠謀公開了臺積電的先進封裝進度。他提到臺積電已經(jīng)完成了一個完整子系統(tǒng)的制造和封裝，其硅中介層（silicon interposer）解決方案將封裝數(shù)量從 9 減少到 1，減小了芯片體積和功率，提升了內存帶寬和系統(tǒng)速度。
同時，臺積電也首次向投資者披露了 BOT 封裝專利產(chǎn)品，將襯底的凸點間距從 140 微米減小到 100 微米，還顯著節(jié)省了封裝成本。
當年第三季度法說會，臺積電正式宣布要做 CoWoS 等先進封裝技術。張忠謀特意強調，臺積電在這一領域的商業(yè)模式：一是提供頂尖邏輯晶圓制程、晶圓測試（wafer sort）和微封裝，二是提供后端集成解決方案、中介層晶圓（interposer wafer）、最終的封裝和測試。張忠謀稱：“我們不打算只出售（CoWoS 的）中介層?！?/p>
在 CoWoS 技術推出后，2012 年 FPGA 龍頭賽靈思的產(chǎn)品就用到了這一技術。此后，華為海思、英偉達、博通等廠商的芯片中都應用到了臺積電的 CoWoS 封裝技術。
如今十余年過去，CoWoS 已發(fā)展到第五代，臺積電已將自身的先進封裝技術整合為了 3DFabric 技術平臺，包含臺積電前端的 SoIC 技術和后端 CoWoS、InFO 封裝技術。
▲ 臺積電 3DFabric 技術平臺（圖片來源：臺積電 2021 HotChips 論壇 PPT）
據(jù)悉，最早推出的 CoWoS 是一種基于 TSV（硅通孔）的封裝技術，由于這種技術能夠靈活地適應 SoC、小芯片和 3D 堆棧等多個類型的芯片，因此被主要用于高性能計算（HPC）和人工智能（AI）計算領域。
如今 CoWoS 是使用最廣泛的 2.5D 封裝技術，英偉達、博通、谷歌、亞馬遜、NEC、AMD、賽靈思、Habana 等公司的產(chǎn)品都采用了這一技術。絕大多數(shù)使用 HBM 的高性能芯片，包括大部分創(chuàng)企的 AI 訓練芯片都是應用了 CoWoS 技術。
CoWoS 可以分為 CoWoS-S、CoWoS-R 和 CoWoS-L 三種。
臺積電稱，CoWoS-S 可以為高性能計算應用提供最佳的性能和最高的晶體管密度；CoWoS-R 則更強調小芯片間的互連，利用 RDL（重新布線層）實現(xiàn)最小 4μm 的布線；CoWoS-L 則是最新的 CoWoS 技術，結合了 CoWoS-S 和 InFO 兩種技術的優(yōu)點，使用 RDL 與 LSI（本地硅互連）進行互連，具有最靈活的集成性。
▲ 臺積電 CoWoS-S 封裝技術（圖片來源：臺積電 2021 HotChips 論壇 PPT）
InFO 具有高密度的 RDL，可用于移動、高性能計算等需要高密度互連和性能的應用。
InFO 分為 InFO_PoP 和 InFO_oS，前者是行業(yè)中首款 3D 晶圓級扇出封裝，可應用在移動手機的 AP 和 DRAM 上；后者具有更高密度的 RDL，可集成多個用于 5G 網(wǎng)絡的邏輯芯片。
▲ 臺積電 InFO_PoP 和 InFO_oS 封裝技術示意圖（圖片來源：臺積電官網(wǎng)）
相對來說，CoWoS 的性能更好，但成本較高；InFO 則采用 RDL（重新布線層）代替硅中介層，無須 TSV，性價比更高。這一技術還幫助臺積電搶下了如今其第一大客戶蘋果的訂單。
事實上，2007 年蘋果的第一款智能手機芯片便是由三星進行代工。2011 年，在蘋果和三星因 Galaxy S 手機外形問題鬧上法庭之際，蘋果 A 系列芯片的主要供應商仍是三星。不過，隨著蘋果和三星關系的惡化以及臺積電代工制程功耗、良率更加穩(wěn)定，臺積電成為了蘋果的主要供應商。
2016 年，臺積電開始為蘋果提供前后段整合服務，僅花 InFO 和光罩上的資本支出達 10 億美元。據(jù)熟悉臺積電的人士透露，由于 InFO 技術的產(chǎn)品更符合蘋果要求，臺積電才能拉開和三星的差距，長期獨占蘋果 iPhone 芯片訂單。
整體來說，倒裝芯片（Flip chip）、2.5D / 3DIC 和 SoIC 等技術的封裝密度依次升高。
▲ 臺積電 Flip Chip、2.5D / 3DIC、SoIC 等封裝技術封裝密度和鍵合間距
相比 CoWoS 和 InFO 技術，SoIC 可以提供更高的封裝密度和更小的鍵合間隔。
SoIC 是臺積電異構小芯片封裝的關鍵，具有高密度垂直堆疊性能。臺積電稱，該技術可幫助芯片實現(xiàn)高性能、低功耗和最小的 RLC（電阻、電感和電容）。
從特點上講，SoIC 技術支持不同芯片尺寸、功能和制程節(jié)點的異構集成，能夠直接實現(xiàn)晶圓對晶圓結合，且沒有突起的鍵和結構。臺積電認為，該技術較行業(yè)中的其他先進封裝技術，具有更小的外形尺寸、更高的帶寬、更好的電源完整性、信號完整性和更低的功耗等優(yōu)點。
更重要的是，SoIC 和 CoWoS / InFO 可以共用，基于 SoIC 的 CoWoS 或 InFO 封裝將會帶來更小的芯片尺寸，實現(xiàn)多個小芯片集成。
▲ 臺積電 SoIC 技術示意圖（圖片來源：臺積電官網(wǎng)）
02. 三星：三星電機發(fā)起，四大技術布局先進封裝
三星電子先進封裝布局則源自子公司三星電機，并和安靠（Amkor）等封測廠商進行合作。
競爭蘋果 A 系列處理器訂單失利后，三星電子在 2015 年建立了特別工作小組，以三星電機為主力，開發(fā)出了第一代面板級扇出型封裝（FOPLP）。
該技術最先用于 Galaxy Watch 智能手表。通過 FOPLP 技術，三星將 Galaxy Watch 的電源管理電路（PMIC）、應用處理器和動態(tài)隨機存儲（DRAM）集成在了同一個大型封裝中。
▲ Galaxy 手表及 Exynos 9110 拆解與逆向分析（圖片來源：MEMS）
據(jù)韓媒報道，盡管三星電機在 2019 年之前投資 4 億美元研發(fā)先進封裝，但其投資力度仍顯不足。因此三星電子進行內部收購，或將三星電機的 PLP 事業(yè)部歸入了自身，以重奪蘋果訂單。
不過從三星電子在先進封裝領域的最新動態(tài)來看，子公司三星電機仍是其先進封裝版圖的重要組成。
具體來說，三星的先進封裝包括 I-Cube、X-Cube、R-Cube 和 H-Cube 四種方案。
▲ 三星電子 I-Cube（左上）、X-Cube（右上）、R-Cube（左下）和 H-Cube（右下）四種先進封裝方案（圖片來源：三星官網(wǎng)）
I-Cube 包括基板-芯片（CoS）或晶圓-芯片（CoW）兩種工藝，是采用硅中介層的 2.5D 封裝方案，能夠將一個或多個邏輯裸片（CPU、GPU 等）和多個高帶寬內存（HBM）裸片水平集成在硅中介層上，“I-Cube4”已經(jīng)在去年 5 月推出，和臺積電的 CoWoS-S 技術類似，主要的封裝客戶為百度。
R-Cube 為三星的低成本 2.5D 封裝方案，采用高密度的 RDL 技術，較 I-Cube 具有更快的周轉時間和更好的信號 / 電源完整性，設計靈活性較好。
X-Cube 是三星的 3DIC 封裝方案，包括晶圓-芯片（CoW）、晶圓-晶圓（WoW）和硅通孔（TSV）技術，具備更高密度的集成和更大的尺寸縮放。
H-Cube 則是三星電子在 2021 年 11 月最新推出的 2.5D 封裝解決方案，專用于需要高性能和大面積封裝技術的高性能計算（HPC）、人工智能（AI）、數(shù)據(jù)中心和網(wǎng)絡產(chǎn)品等領域。
▲ 三星 H-Cube 封裝解決方案（圖片來源：三星）
三星電子晶圓代工市場戰(zhàn)略部高級副總裁 Moonsoo Kang 稱，該解決方案是由三星電機和安靠（Amkor）公司共同開發(fā)。Amkor 全球研發(fā)中心高級副總裁也認為這次合作，是晶圓代工廠和 OSAT（封測）公司合作的成功案例。
對于自己的先進封裝產(chǎn)品，三星電子提供了兩種商業(yè)模式。第一種，其客戶可以選擇三星電子晶圓代工部門的封裝產(chǎn)品或安靠等封測合作伙伴產(chǎn)品；第二種，客戶則可以移交 COT（客戶擁有的工具）、COPD（客戶擁有的物理設計）模型獲得。
上周日，據(jù)韓媒報道，三星電子在 DS（半導體事業(yè)暨裝置解決方案）事業(yè)部內新設立了測試與封裝（TP）中心，意圖與臺積電在先進封裝領域進行競爭。
03. 英特爾：下一代 Foveros 技術 2023 年量產(chǎn)，AWS 成首個 IFS 封裝客戶
和臺積電、三星類似，英特爾的先進封裝技術同樣包括 2.5D 和 3D 的封裝技術。不過不同于三星和臺積電，英特爾一直都有自己的封測業(yè)務。
2003 年，英特爾宣布在中國成都投資建設封裝廠，2005 年該廠投產(chǎn)。之后，英特爾逐漸將封測業(yè)務逐漸向中國轉移。
2014 年以前，英特爾就有了 2.5D 封裝技術嵌入式多裸片互連橋接（Embedded Multi-die Interconnect Bridge，EMIB）。英特爾稱，該技術不同于其他 2.5D 封裝技術，不采用大型硅中介層，而是使用非常小的 bridge die，具有更好的經(jīng)濟性。
▲ 英特爾 EMIB 示意圖（來源：英特爾）
2014 年，英特爾開放代工業(yè)務，其先進封裝布局開始向外界披露。
在 EMIB 正式披露后不久，當時英特爾代工業(yè)務的重磅客戶、FPGA 龍頭 Altera 推出了行業(yè)中第一款異構系統(tǒng)級封裝芯片，集成了 SoC、Stratix10 FPGA 和 SK 海力士的 HBM2。
這顆芯片利用英特爾的 EMIB 技術，實現(xiàn)了 DRAM 與 FPGA 的互連問題，初步向外界展示了英特爾先進封裝的性能。自 2017 年至今，英特爾的 EMIB 產(chǎn)品一直在出貨且不斷迭代。
2018 年，英特爾在當年的架構日上發(fā)布了 Foveros 3D 封裝技術，將芯片堆疊從堆疊存儲器和無源轉接板擴展到高性能邏輯芯片上。該技術可以將芯片分為 chiplet，其中 I / O、SRAM 和供電電路可以放在基板上，邏輯 chiplet 則可以堆疊在芯片頂部。
▲ 英特爾 Foveros 示意圖（來源：英特爾）
緊接著，2019 年 7 月，英特爾向行業(yè)分享了新的三大先進封裝技術，分別為 Co-EMIB、ODI 和 MDIO。
其中 Co-EMIB 允許將兩個或多個 Foveros 封裝產(chǎn)品互連，其性能基本上與單個芯片相同。設計人員還可以用高帶寬和低功耗連接模擬、存儲器和其他磁貼。
ODI 是一種全向的互連技術，水平上可以讓頂部芯片實現(xiàn)類似 EMIB 的通信，垂直上可以基于硅通孔實現(xiàn)類似 Foveros 的垂直通信，且允許直接從封裝基板向頂部芯片供電。
MDIO 則是基于高級接口總線（AIB）的 PHY 級互連，實現(xiàn)了模塊化設計方法。其電源效率、引腳速度和帶寬密度是 AIB 提供的兩倍以上，號稱在頻寬密度上優(yōu)于臺積電的 LIPINCON 互連技術。
如今，英特爾的 EMIB 和 Foveros 都已進行了多次迭代。Sapphire Rapids 成為英特爾首個批量出貨的至強數(shù)據(jù)中心處理器，下一代 EMIB 的凸點間距也將從 55μm 縮短至 45μm。Foveros 已經(jīng)實現(xiàn)了在 Meteor Lake 中的第二代部署，具有 36μm 的凸點間距。
此外，英特爾還在研發(fā)下一代 Foveros 技術 Foveros Omni 和 Foveros Direct。
▲ 英特爾 Foveros Omni 和 Foveros Direct（來源：英特爾）
前者能夠通過高性能 3D 堆疊技術為裸片到裸片的互連和模塊化設計提供極高的靈活性，將不同晶圓制程節(jié)點的頂片與多個基片混合搭配，預計 2023 年進入量產(chǎn)產(chǎn)品；后者則實現(xiàn)了向直接銅對銅鍵合的轉變，可以實現(xiàn)低電阻互連和 10μm 以下的凸點間距，將 3D 堆疊的互連密度提高了一個數(shù)量級。
除了技術，英特爾甚至連封裝客戶都已經(jīng)找好了。在去年的英特爾架構日上，AWS 宣布將成為首個使用英特爾代工服務（IFS）封裝解決方案的客戶。
04. 結語：先進封裝攪亂產(chǎn)業(yè)格局，異構集成或發(fā)揮更大作用
隨著摩爾定律發(fā)展放緩，晶體管密度提升的難度越來越大。為了滿足各類新興技術的需求，先進封裝技術成為了芯片廠商優(yōu)化芯片性能和成本的重要方式。
如今，英特爾、三星、臺積電等芯片制造巨頭都在加強自己的先進封裝。封測廠商卻難以具備前端制造的優(yōu)勢，很多封測玩家在先進封裝上已落后于第一梯隊。雖然三星等制造巨頭仍強調和封測玩家的合作，但未來封裝行業(yè)的走勢難以預料。
而隨著先進封裝技術的迭代、chiplet 標準的推廣，不同玩家、不同制程 tile 集成的異構集成芯片或將更加常見，芯片行業(yè)正走向一個新的階段。
廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結果僅供參考，IT之家所有文章均包含本聲明。