IT之家 5 月 23 日消息，華為此前發(fā)布了一篇介紹存儲器的文章 ——《華為麒麟帶你一圖看懂存儲器》。在文章最后華為表示，隨著芯片尺寸的不斷微縮，DRAM 工藝的微縮變得越來越困難，平面 DRAM 的“摩爾定律”正在逐漸走向極限，當(dāng)今各大廠商都在研究 3D DRAM 作為解決方案來延續(xù) DRAM 的使用。
多個日本媒體表示，華為將在 VLSI Symposium 2022（6 月 12 日～17 日在夏威夷舉行）上發(fā)表其與中科院微電子研究所合作開發(fā)的 3D DRAM 技術(shù)，進行各種有關(guān)內(nèi)存的演示。
報道稱，華為與中科院方面開發(fā)了基于銦鎵鋅氧 IGZO-FET（由 In、Ga、Zn、O 組成的透明氧化物）材料的 CAA（Channel-All-Around）構(gòu)型晶體管 3D DRAM 技術(shù)，具有出色的溫度穩(wěn)定性和可靠性。
IGZO 是一種不算陌生的氧化物，早在 2004 年就由東京工業(yè)大學(xué)的細(xì)野教授發(fā)現(xiàn)并發(fā)表在《自然》雜志上。
▲ CAA 型 IGZO FET 垂直截面 SEM 圖像和 EDX 可視化元素分布（圖源：VLSI symposium）
除華為之外，日媒還表示 IBM、三星、英特爾、Meta、斯坦福大學(xué)、喬治亞理工學(xué)院等都將提出存儲領(lǐng)域的新突破。
IT之家了解到，華為此前已在存儲領(lǐng)域進行深度研究，此前就表示要針對數(shù)據(jù)存儲領(lǐng)域關(guān)鍵根技術(shù)進行突破。
根據(jù)此前報道，在去年舉辦的 IEDM 2021 上，中科院微電子所李泠研究員團隊聯(lián)合華為 / 海思團隊，首次提出了新型垂直環(huán)形溝道器件結(jié)構(gòu)（CAA），該結(jié)構(gòu)有效減小了器件面積，且支持多層堆疊，通過將上下兩個 CAA 器件直接相連，每個存儲單元的尺寸可減小至 4F2，使 IGZO-DRAM 擁有了密度優(yōu)勢，有望克服傳統(tǒng) 1T1C-DRAM 的微縮挑戰(zhàn)。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。