IT之家 5 月 15 日消息，印度高級計算發(fā)展中心 (C-DAC ) 宣布，它正在研發(fā)一系列基于 ARM 的 CPU，包括旗艦級的 AUM 芯片?，F(xiàn)在，該公司公布了其 AUM 處理器的首個細(xì)節(jié)，該 CPU 將針對 HPC 領(lǐng)域，計劃于 2024 年發(fā)布。
據(jù)介紹，這款旗艦芯片有著 96 個 ARM 內(nèi)核、96 GB HBM3、128 個 PCIe Gen 5 通道，TDP 可達(dá) 320W。
C-DAC 表示，他們正在為國內(nèi)應(yīng)用開發(fā)多種選擇，覆蓋智能設(shè)備、物聯(lián)網(wǎng)、AR / VR 到高性能計算和數(shù)據(jù)中心等領(lǐng)域。
C-DAC 的 Vega 系列 CPU 基于雙核和四核設(shè)計，目標(biāo)客戶是需要低功耗和低成本芯片的入門級客戶，預(yù)計將至少滿足印度 10% 的芯片需求。此外，該公司還準(zhǔn)備在未來三年內(nèi)推出八核芯片，作為 Dhruv 和 Dhanush Plus 芯片的后續(xù)產(chǎn)品。
但這還不是全部，該公司現(xiàn)宣布正在研發(fā)一款非常節(jié)能的高性能計算芯片。作為印度國家超級計算任務(wù) (NSM) 計劃的一部分，該芯片將針對大規(guī)模工作負(fù)載，也就是 C-DAC AUM 處理器。
C-DAC AUM 基于代號為 Zeus 的 ARM Neoverse V1 架構(gòu)，共有 96 個內(nèi)核，但分為兩個小芯片，每個小芯片包含 48 個 V1 內(nèi)核。其中，每個芯片都有自己的內(nèi)存、I / O、C2C / D2D 互連、緩存、安全和 MSCP 子系統(tǒng)部分。
據(jù)介紹，他們將這兩個基于 a48z 的小芯片在同一中間層上使用 D2D 互連架構(gòu)連接在一起。每個芯片還攜帶 96 MB 的二級緩存和 96 MB 的系統(tǒng)緩存。
此外，C-DAC AUM 使用了 64 GB 的 HBM3-5600 內(nèi)存，同時還封裝了 96 GB HBM3 內(nèi)存和 8 通道 DDR5-5200 內(nèi)存（IT之家注：最高可擴展至 16 通道，總帶寬達(dá) 332.8 GB / s )。
得益于三重內(nèi)存子系統(tǒng)設(shè)計，該 CPU 將承載 64/128 條 PCIe Gen 5 通道，支持 CXL，并在可包含其中兩個芯片的平臺上運行。
這款 CPU 將基于臺積電 5nm 工藝制造，頻率大約在 3.0 - 3.5 GHz 之間，純 CPU 節(jié)點將提供高達(dá)每個節(jié)點 10 TFLOPs 的性能，每個插槽可帶來 4.6+ TFLOPs 算力，而如果是雙插槽服務(wù)器設(shè)計則可以支持最多 4 個標(biāo)準(zhǔn) GPU 加速器。
C-DAC 表示，他們還將準(zhǔn)備一套 HPC 系統(tǒng)軟件和開發(fā)工具，以充分發(fā)揮其硬件的潛力。該公司預(yù)計到 2024 年底將在印度本土實現(xiàn) 64 PetaFlops 的算力，而 AUM 芯片預(yù)計將在 2023-2024 年上市。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。