IT之家 5 月 30 日消息，根據(jù)國(guó)外科技媒體 WikiChip 報(bào)道，臺(tái)積電 N3 工藝節(jié)點(diǎn)的 SRAM 密度和 N5 工藝節(jié)點(diǎn)基本相同。
臺(tái)積電在近日舉辦的 2023 技術(shù)研討會(huì)上，展示了關(guān)于 N3 節(jié)點(diǎn)陣容的更多信息。研討會(huì)上的幻燈片顯示，顯示 N3 工藝雖然改進(jìn)了邏輯密度（logic density），但是 SRAM 密度基本相同。
從最近幾年芯片縮微化來(lái)看，SRAM 密度明顯要慢于芯片邏輯密度，也必然對(duì)未來(lái)更先進(jìn)的芯片工藝進(jìn)展帶來(lái)更大的挑戰(zhàn)。
臺(tái)積電最初聲稱 N3B SRAM 密度比 N5 工藝高 20%，而最新信息顯示，SRAM 密度僅提升 5% 。
SRAM 是處理器晶體管等成本的大頭，在沒(méi)有密度改善的情況下，無(wú)疑會(huì)推高 N3B 的制造成本。
IT之家在此附上詳細(xì)報(bào)道原文，感興趣的用戶可以點(diǎn)擊閱讀。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。