感謝IT之家網(wǎng)友 肖戰(zhàn)割割 的線索投遞！
IT之家 6 月 12 日消息，東京電子（TEL）近日宣布，已開發(fā)出一種用于存儲芯片的通孔蝕刻技術(shù)，可用于制造 400 層以上堆疊的 3D NAND 閃存芯片。TEL 表示，該技術(shù)首次將電蝕刻應(yīng)用帶入到低溫范圍中，并創(chuàng)造性地發(fā)明了具有極高蝕刻速率的系統(tǒng)。
具體而言，這項(xiàng)新技術(shù)可以在短短 33 分鐘內(nèi)完成 10 微米深度的高縱橫比（IT之家備注：縱橫比是指晶圓上形成圖案的深度與寬度之比）蝕刻，與此前的技術(shù)相比耗時(shí)大幅縮短。TEL 介紹，該技術(shù)的應(yīng)用不僅有助于制造更高容量的 3D NAND，還能夠?qū)⑸a(chǎn)工藝中給全球變暖造成的風(fēng)險(xiǎn)減少 84%。
TEL 預(yù)告，研發(fā)團(tuán)隊(duì)將于 6 月 11 日-16 日在日本京都舉行的 2023 年超大規(guī)模集成電路技術(shù)和工藝研討會上發(fā)布最新成果和報(bào)告。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。