和 ChatGPT 聊聊天，就可解決 CPU 開(kāi)發(fā)過(guò)程中的一大難題？
紐約州立大學(xué)（NYU）研究人員完成了一件看似不可能的事情：
無(wú)需專業(yè)的硬件描述語(yǔ)言（HDL），僅靠說(shuō)人話就能設(shè)計(jì)芯片！
在 ChatGPT 的幫助下，他們不僅設(shè)計(jì)出 CPU 上的一個(gè)組件，甚至還通過(guò)了有效性驗(yàn)證環(huán)節(jié)。
這個(gè)組件主要負(fù)責(zé)創(chuàng)造出一種基于八位累加器的微處理器架構(gòu)的邏輯。而累加器本質(zhì)上是寄存器（存儲(chǔ)器），是專門(mén)存放算術(shù)或邏輯運(yùn)算的一個(gè)操作數(shù)和存儲(chǔ)運(yùn)算結(jié)果的。而這是 CPU 運(yùn)作中不可或缺的一部分。
所以，還有什么是大語(yǔ)言模型不能做的？
有網(wǎng)友表示：
芯片設(shè)計(jì)的部分流程實(shí)現(xiàn)自動(dòng)化無(wú)疑是個(gè)好消息。
也有網(wǎng)友表現(xiàn)出對(duì)在芯片設(shè)計(jì)中使用 AI 編寫(xiě) HDL 的擔(dān)憂：
ChatGPT 對(duì)芯片設(shè)計(jì)干了啥？
通常，設(shè)計(jì)和制造芯片的過(guò)程中會(huì)經(jīng)歷幾個(gè)階段。
其中一個(gè)階段是用硬件描述語(yǔ)言（HDL）（例如 Verilog）描述芯片內(nèi)不同部件的實(shí)際幾何形狀、密度和整體布局。
在此前，作為一個(gè)極其專業(yè)化和復(fù)雜的領(lǐng)域，HDL 編寫(xiě)一直是一項(xiàng)相對(duì)罕見(jiàn)且非常難以掌握的工作。
研究團(tuán)隊(duì)成員之一、也是研究助理教授的 Hammond Pearce 博士更是認(rèn)為：
硬件描述語(yǔ)言的最大挑戰(zhàn)就是沒(méi)有多少人知道如何編寫(xiě)它們，很難成為這方面的專家。
這也就意味著，即使是最好的工程師也還是經(jīng)常需要用這種語(yǔ)言做一些瑣碎的事情。
而 ChatGPT 作為一種模式識(shí)別器，可以在各種類型的語(yǔ)言中轉(zhuǎn)換自如，這就可以幫助工程師們跳過(guò) HDL 階段。
在這項(xiàng)研究中，研究人員分別使用 LLM 對(duì)八個(gè)具有代表性的硬件設(shè)計(jì)示例進(jìn)行了研究。工程師與 LLM 之間實(shí)時(shí)來(lái)回交互，將純英文文本逐步轉(zhuǎn)化為 Verilog（HDL）的等效代碼。
其中一位硬件工程師與 LLMs 共同設(shè)計(jì)了一種新穎的基于八位累加器的微處理器體系結(jié)構(gòu)。他們將這些基準(zhǔn)測(cè)試和處理器發(fā)送到 Skywater 130 納米 Shuttle 進(jìn)行流片（tapeout）。
這個(gè)過(guò)程中，研究人員評(píng)估了 ChatGPT-4、ChatGPT-3.5、Bard、HuggingChat 四個(gè)不同 LLM 創(chuàng)建硬件設(shè)計(jì)的 Verilog 能力：
此外，研究人員還針對(duì) 8 位移位寄存器進(jìn)行了基準(zhǔn)測(cè)試。告訴大模型正在嘗試為一個(gè)「測(cè)試名稱」創(chuàng)建一個(gè) Verilog 模型。然后提供規(guī)范說(shuō)明，定義輸入和輸出端口以及其他所需的具體信息。最后詢問(wèn)他該如何編寫(xiě)一個(gè)滿足這些規(guī)范的設(shè)計(jì)。
下面是不同大模型給出的設(shè)計(jì)方案：
如上圖所示，雖然 ChatGPT 都能夠滿足規(guī)格要求并開(kāi)始進(jìn)行設(shè)計(jì)流程，但 Bard 和 HuggingChat 都未能滿足規(guī)格要求的初始標(biāo)準(zhǔn)。
研究人員又基于 Bard 和 HuggingChat 的初始提示，讓它們重新生成了五次回答，但兩者還是都失敗了。Bard 一直無(wú)法滿足給定的設(shè)計(jì)規(guī)格要求，而 HuggingChat 的 Verilog 輸出在模塊定義之后就不符合語(yǔ)法規(guī)范。
鑒于 Bard 和 HuggingChat 在初始的挑戰(zhàn)基準(zhǔn)測(cè)試中表現(xiàn)不佳，研究人員決定后續(xù)完整測(cè)試僅對(duì) ChatGPT-4 和 ChatGPT-3.5 進(jìn)行。
與此同時(shí)，順便讓大模型進(jìn)行了 Testbench（測(cè)試臺(tái)）的設(shè)計(jì)：
你能為這個(gè)設(shè)計(jì)編寫(xiě)一個(gè) Verilog 測(cè)試臺(tái)嗎？測(cè)試臺(tái)應(yīng)該具備自檢功能，并且能夠與 iverilog 一起用于仿真和驗(yàn)證。如果測(cè)試用例失敗，測(cè)試臺(tái)應(yīng)該能夠提供足夠的信息，以便找到并解決錯(cuò)誤。
最終結(jié)果表明 ChatGPT-4 的表現(xiàn)較為出色。大多數(shù)基準(zhǔn)測(cè)試都通過(guò)了，并且大部分只需要工具反饋即可。
與創(chuàng)建可運(yùn)行設(shè)計(jì)相比，ChatGPT-4 在創(chuàng)建可運(yùn)行的測(cè)試臺(tái)上遇到了更多困難，往往還是需要人類的反饋意見(jiàn)。
而與 ChatGPT-4 相比，ChatGPT-3.5 的表現(xiàn)明顯較差，大多數(shù)基準(zhǔn)測(cè)試都失敗了，而那些通過(guò)測(cè)試臺(tái)的對(duì)話大多數(shù)也不符合規(guī)范。與 ChatGPT-4 相比，ChatGPT-3.5 每次對(duì)話和基準(zhǔn)測(cè)試之間會(huì)出現(xiàn)各種各樣的問(wèn)題，在設(shè)計(jì)和測(cè)試臺(tái)方面需要更頻繁地進(jìn)行修正。
ChatGPT 是芯片設(shè)計(jì)中的“力量倍增器”
隨著大語(yǔ)言模型（LLM）的繼續(xù)發(fā)展，未來(lái)從構(gòu)想到功能設(shè)計(jì)，LLM 或許都可以輕松實(shí)現(xiàn)。
研究人員認(rèn)為：
盡管我們強(qiáng)調(diào)了模型的單步性能（即一步完成設(shè)計(jì)），但對(duì)于硬件應(yīng)用來(lái)說(shuō)，讓它們以“共同設(shè)計(jì)師”的身份加入，可能會(huì)表現(xiàn)得更好。
當(dāng)與經(jīng)驗(yàn)豐富的工程師協(xié)同工作時(shí)，它們可以成為一種“力量倍增器”。工程師可以根據(jù)模型提供的“初版設(shè)計(jì)方案”，進(jìn)行微調(diào)和快速迭代。
Hammond Pearce 博士說(shuō)道：
這項(xiàng)研究成果是我們認(rèn)為首次完全由人工智能生成的硬件描述語(yǔ)言（HDL）轉(zhuǎn)化為物理芯片的案例。
一些人工智能模型，比如 OpenAI 的 ChatGPT 和谷歌的 Bard，可以生成不同編程語(yǔ)言的軟件代碼，但它們?cè)谟布O(shè)計(jì)領(lǐng)域的應(yīng)用尚未被廣泛研究。
而這項(xiàng)研究表明，人工智能在硬件制造方面也具有潛力，尤其是在對(duì)話式應(yīng)用中，通過(guò)反復(fù)交流可以完善設(shè)計(jì)。
并且，這樣一來(lái) HDL 編寫(xiě)過(guò)程中人為引起的錯(cuò)誤就會(huì)減少，從而可縮短設(shè)計(jì)時(shí)間和上市時(shí)間，也可允許更多創(chuàng)造性的設(shè)計(jì)。
不知一些 HDL 工程專家聽(tīng)到這里是否會(huì)略感緊張。
研究人員認(rèn)為如果這個(gè)過(guò)程能夠?qū)崿F(xiàn)自動(dòng)化，不僅可以加快現(xiàn)在的工作速度，還可以減輕人為瓶頸。
但是，完全依靠類似于 ChatGPT 這種大模型或者依賴電力運(yùn)行的軟件機(jī)器也存在一定的風(fēng)險(xiǎn)。用于芯片設(shè)計(jì)的 LLM 在訓(xùn)練階段也存在難解的黑盒子等一系列問(wèn)題。
對(duì)此，你有什么看法？
參考鏈接：
[1] https://arxiv.org/ abs / 2305.13243（論文鏈接）
[2]https://www.tomshardware.com/news/conversation-with-chatgpt-was-enough-to-develop-part-of-a-cpu
本文來(lái)自微信公眾號(hào)：量子位 （ID：QbitAI），作者：西風(fēng)
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。