IT之家 10 月 13 日消息，根據(jù) DigiTimes 發(fā)布的最新報(bào)道，三星正積極推進(jìn) 2nm 工藝，希望能夠在前沿領(lǐng)域挑戰(zhàn)臺(tái)積電。
三星半導(dǎo)體和設(shè)備解決方案（DS）部門負(fù)責(zé)人 Kye Hyun Kyung 此前公開表示，要在未來 5 年內(nèi)超越臺(tái)積電和其它行業(yè)巨頭。
據(jù)韓國(guó)新聞媒體 Money Today 援引的內(nèi)部消息稱，三星的半導(dǎo)體代工部門正在快速推進(jìn)其 2 納米生產(chǎn)計(jì)劃，三星正整合優(yōu)勢(shì)資源，加速 2nm 技術(shù)的研發(fā)。一些業(yè)內(nèi)人士甚至在猜測(cè)，三星可能會(huì)跳過 3 納米生產(chǎn)，直接跨入 2 納米制造工藝。
IT之家今年 6 月報(bào)道，三星官方公布了最新工藝技術(shù)路線圖，該公司計(jì)劃在 2025 年推出 2 納米級(jí)的 SF2 工藝，2027 年推出 1.4 納米級(jí)的 SF1.4 工藝。與此同時(shí)，該公司還公布了 SF2 工藝的一些特性。
三星的 SF2 工藝是在今年早些時(shí)候推出的第三代 3 納米級(jí)（SF3）工藝的基礎(chǔ)上進(jìn)一步優(yōu)化的。與 SF3 相比，SF2 工藝可以在相同的頻率和復(fù)雜度下提高 25% 的功耗效率，在相同的功耗和復(fù)雜度下提高 12% 的性能，在相同的性能和復(fù)雜度下減少 5% 的面積。
為了讓 SF2 工藝更具競(jìng)爭(zhēng)力，三星還將為該工藝提供一系列先進(jìn)的 IP 組合，包括 LPDDR5x、HBM3P、PCIe Gen6 和 112G SerDes 等。
相關(guān)閱讀：
《2nm 半導(dǎo)體代工競(jìng)賽拉開帷幕：臺(tái)積電、三星和 Rapidus 紛紛出手》
《三星更新工藝技術(shù)路線圖：2025 年 2nm，2027 年 1.4nm》
《臺(tái)積電加速邁向 2nm 工藝，消息稱高雄工廠正規(guī)劃量產(chǎn) N2P》
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。