IT之家 11 月 12 日消息，ZDNet 透露，三星正積極考慮將 3D Chiplet（芯粒）技術(shù)運(yùn)用于自家未來的 Exynos 系列 SoC 中。
知情人士解釋說，“三星電子內(nèi)部正考慮將 3D Chiplet 應(yīng)用于 Exynos”，并補(bǔ)充道，“我們認(rèn)為，這樣做可以獲得顯著的好處”。他指出，3D Chiplet 有助于提高 Exynos 的生產(chǎn)效率，從而增強(qiáng)其競(jìng)爭(zhēng)力。
Chiplet 主要是將一類滿足特定功能的 die（裸片），通過 die-to-die 內(nèi)部互聯(lián)技術(shù)實(shí)現(xiàn)多個(gè)模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個(gè)系統(tǒng)芯片，以實(shí)現(xiàn)一種新形式的 IP 復(fù)用，這與主流 SoC 設(shè)計(jì)理念存在很大差異。
目前，主流 SoC 系統(tǒng)級(jí)單芯片主要是將多個(gè)負(fù)責(zé)不同類型計(jì)算任務(wù)的計(jì)算單元，通過光刻的形式制作到同一塊晶圓上，例如手機(jī) AP 芯片主要會(huì)集成 CPU、GPU、DSP、ISP、NPU、Modem 等不同單元以及諸多的接口 IP。
相對(duì)來說，Chiplet 則是將原本一塊復(fù)雜的 SoC 芯片，從設(shè)計(jì)時(shí)就先按照不同的計(jì)算單元或功能單元對(duì)其進(jìn)行分解，然后每個(gè)單元選擇最適合的半導(dǎo)體制程工藝進(jìn)行分別制造，再通過先進(jìn)封裝技術(shù)將各個(gè)單元彼此互聯(lián)，最終集成封裝為一個(gè)系統(tǒng)級(jí)芯片組。
隨著芯片制程演進(jìn)到個(gè)位數(shù)納米（nm），工藝難度和內(nèi)部結(jié)構(gòu)的復(fù)雜性不斷增加，制造流程更加復(fù)雜，芯片全流程設(shè)計(jì)成本大幅增加，這也是 Chiplet 受到關(guān)注的一大原因。
再加上近年來“摩爾定律”日趨放緩，在此背景下，Chiplet 被業(yè)界寄予厚望，或?qū)牧硪粋€(gè)維度來延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。
目前，NVIDIA、AMD、Intel 等代表性公司正在將 Chiplet 納入 HPC 系統(tǒng)半導(dǎo)體的開發(fā)中。IT之家注意到，加拿大 AI 半導(dǎo)體初創(chuàng)公司 TenStorent 近日也宣布將采用三星代工廠生產(chǎn) 4nm 芯片。
外媒也指出，移動(dòng) AP 是最需要尖端代工工藝的領(lǐng)域，對(duì)良率非常敏感。因此，通過使用 3D Chiplet 的方式可以實(shí)現(xiàn)更穩(wěn)定的生產(chǎn)。
此外，基于 3D 封裝技術(shù)，我們還可以進(jìn)一步減小芯片整體封裝尺寸，并且可以通過增加芯片之間的連接性來同時(shí)提高帶寬和效率。
根據(jù)市場(chǎng)研究公司 Counterpoint Research 的數(shù)據(jù)，今年第二季度移動(dòng) AP 市場(chǎng)份額按銷售額計(jì)算，高通占比 40%，蘋果占比 33%，聯(lián)發(fā)科 16%，三星電子僅 7%。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。