感謝IT之家網(wǎng)友 石頭，剪刀布 的線索投遞！
IT之家 5 月 25 日消息，湖南大學 5 月 23 日發(fā)布公告，宣布其物理與微電子科學學院劉淵教授團隊研發(fā)低溫的范德華單芯片三維集成工藝，相關成果發(fā)表在《Nature》上。
相關背景介紹
三維集成是通過在垂直方向上將多個獨立的芯片或功能層堆疊在一起的器件系統(tǒng)，能夠?qū)崿F(xiàn)邏輯、存儲和傳感等功能的垂直集成和協(xié)同工作，是后摩爾時代的重要技術路線。
目前商用的三維集成主要是通過封裝技術將多芯片或者多芯粒垂直堆疊和互聯(lián)。單芯片三維集成則是直接在同一芯片內(nèi)部垂直集成多個器件層，通過將每一器件層直接制備在另一器件層之上，能夠進一步提高芯片的互聯(lián)密度和性能。
硅基單芯片三維集成面臨著嚴重的熱預算問題，其上層的硅溝道制備工藝會導致下層硅器件摻雜擴散和性能退化，限制了三維集成的發(fā)展。
團隊方案
在該工藝中，源 / 漏 / 柵電極、層內(nèi)互連金屬、高 κ 柵介電質(zhì)、低 κ 層間介電層和層間垂直通孔等電路功能層首先預制備在犧牲晶圓上，之后在 120 °C 的低溫下范德華集成到半導體晶圓上。
通過逐層集成范德華預制備電路層和半導體層，團隊實現(xiàn)了 10 層的全范德華單芯片三維系統(tǒng)。
該工藝優(yōu)勢
該集成工藝不會對底部的硫化鉬晶體管電學性能產(chǎn)生影響，能夠保證晶體管的本征性能，而且實現(xiàn)了邏輯、傳感和存儲互聯(lián)的三維異質(zhì)集成和協(xié)同工作。
IT之家附上參考地址
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。