IT之家 6 月 28 日消息，鎧俠（Kioxia）結(jié)束為期 20 個(gè)月的 NAND 閃存減產(chǎn)計(jì)劃，日本兩座工廠生產(chǎn)線開工率提升至 100% 之后，上周披露了其 3D NAND 路線圖計(jì)劃。
根據(jù) PC Watch 和 Blocks & Files 的報(bào)道，鎧俠目標(biāo)在 2027 年達(dá)到 1000 層的水平。
IT之家援引媒體報(bào)道，3D NAND 在 2014 年只有 24 層，到 2022 年達(dá)到 238 層，8 年間增長(zhǎng)了 10 倍。而鎧俠目標(biāo)以平均每年 1.33 倍的速度增長(zhǎng)，到 2027 年實(shí)現(xiàn) 1000 層堆疊。
三星在上個(gè)月表示，計(jì)劃 2030 年之前推出超過(guò) 1000 層的先進(jìn) NAND 閃存芯片，其中鉿基薄膜鐵電（Hafnia Ferroelectrics）將成為這項(xiàng)成就的關(guān)鍵。
在摘要部分中寫到，在金屬帶工程?hào)艠O中間層（BE-G.IL）、鐵電（FE）開關(guān)、溝道中間層（Ch.IL）和硅（MIFIS） FeFET 架構(gòu)中，使用 FE 開關(guān)相互作用，來(lái)顯著提高性能，表明 hafnia FE 成為擴(kuò)展 3D VNAND 技術(shù)發(fā)展的關(guān)鍵推動(dòng)力。
在 3D NAND 閃存的層數(shù)挑戰(zhàn)上，鎧俠似乎比三星更有野心。
首先是政策和資本扶持，鎧俠受益于內(nèi)存行業(yè)的復(fù)蘇，最近獲得了日本政府的補(bǔ)貼和銀行財(cái)團(tuán)的額外融資，此外該公司還計(jì)劃今年年底 IPO 上市，讓鎧俠有充足的資金，追求技術(shù)進(jìn)步和成本優(yōu)化。
其二是技術(shù)演進(jìn)和積累，鎧俠預(yù)測(cè)到 2027 年 NAND 芯片密度將達(dá)到 100 Gbit / mm2，實(shí)現(xiàn) 1000 層。
提高 3D NAND 芯片的密度不僅僅是在芯片上堆疊更多層，因?yàn)槊繉拥倪吘壎夹枰┞兑赃M(jìn)行字線電氣連接。這為芯片提供了階梯狀輪廓，隨著層數(shù)的增加，階梯所需的芯片面積也會(huì)增加。
鎧俠雄心勃勃地計(jì)劃到 2027 年實(shí)現(xiàn) 1000 層技術(shù)，這是迄今為止所有制造商宣布的最高層數(shù)。然而，要達(dá)到這一里程碑，就必須從 TLC（每單元 3 位）過(guò)渡到 QLC（每單元 4 位），甚至可能過(guò)渡到 PLC（每單元 5 位）。其中涉及的技術(shù)挑戰(zhàn)是巨大的，鎧俠能否在 2027 年之前實(shí)現(xiàn)這一市場(chǎng)里程碑還有待觀察。
相關(guān)閱讀：
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。