IT之家 8 月 7 日消息，通用芯?；ミB（UCIe）產(chǎn)業(yè)聯(lián)盟最新公布了 UCIe 2.0 規(guī)范，支持可管理性標(biāo)準(zhǔn)化系統(tǒng)架構(gòu)，并全面解決了系統(tǒng)級(jí)封裝（SiP）生命周期中跨多個(gè)芯粒（從分類到現(xiàn)場(chǎng)管理）的可測(cè)試性、可管理性和調(diào)試（DFx）設(shè)計(jì)難題。
UCIe 2.0 規(guī)范重點(diǎn)引入可管理性功能（可選）以及 UCIe DFx 架構(gòu)（UDA），可以測(cè)試、遙測(cè)和調(diào)試每個(gè)芯粒的管理結(jié)構(gòu)，實(shí)現(xiàn)了與供應(yīng)商無關(guān)的芯片互操作性，為 SiP 管理和 DFx 操作提供了靈活統(tǒng)一的方法。
UCIe 2.0 規(guī)范還支持 3D 封裝，相比較 2D 和 2.5D 封裝架構(gòu)，可提供更高的帶寬密度和更高的能效。
UCIe-3D 優(yōu)化了混合鍵合（hybrid bonding），具有凸點(diǎn)間距功能，凸點(diǎn)間距可大至 10-25 微米，小至 1 微米或更小，以提供靈活性和可擴(kuò)展性。
UCIe 2.0 規(guī)范另一個(gè)特點(diǎn)是優(yōu)化了互操作性和符合性測(cè)試的封裝設(shè)計(jì)。符合性測(cè)試的目的是根據(jù)已知的良好參考 UCIe 實(shí)現(xiàn)驗(yàn)證被測(cè)設(shè)備（DUT）的主頻段支持功能。UCIe 2.0 為物理、適配器和協(xié)議符合性測(cè)試建立了初步框架。
IT之家附上 UCIe 2.0 規(guī)范的亮點(diǎn)如下：
全面支持具有多個(gè)芯粒的任何系統(tǒng)級(jí)封裝（SiP）結(jié)構(gòu)的可管理性、調(diào)試和測(cè)試。
支持 3D 封裝，大幅提高帶寬密度和能效。
改進(jìn)系統(tǒng)級(jí)解決方案，將可管理性定義為芯片堆棧的一部分。
為互操作性和合規(guī)性測(cè)試優(yōu)化封裝設(shè)計(jì)。
完全向后兼容 UCIe 1.1 和 UCIe 1.0。
如果想要進(jìn)一步了解 UCIe 2.0 規(guī)范細(xì)節(jié)，可以點(diǎn)擊這里深入閱讀。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。