IT之家 11 月 24 日消息，世界最大的晶圓代工廠臺(tái)積電（TSMC）本周在歐洲開放創(chuàng)新平臺(tái)（OIP）論壇上宣布，電子設(shè)計(jì)自動(dòng)化（EDA）工具和第三方 IP 模塊已為臺(tái)積電性能增強(qiáng)型的 N2P 和 N2X 制程技術(shù)（2 納米級(jí)）做好準(zhǔn)備。這意味著各種芯片設(shè)計(jì)廠商現(xiàn)在可以基于臺(tái)積電第二代 2nm 級(jí)生產(chǎn)節(jié)點(diǎn)開發(fā)芯片，從而利用 GAA 晶體管架構(gòu)和低電阻電容器的優(yōu)勢(shì)。
目前，Cadence 和 Synopsys 的所有主要工具以及 Siemens EDA 和 Ansys 的仿真和電遷移工具，都已為臺(tái)積電的 N2P 制造工藝做好準(zhǔn)備。這些程序已經(jīng)通過 N2P 工藝開發(fā)套件（PDK）版本 0.9 的認(rèn)證，由于該工藝預(yù)計(jì)將于 2026 年下半年投入大規(guī)模生產(chǎn)，因此該版本 PDK 被認(rèn)為足夠成熟。
此外，第三方 IP，包括標(biāo)準(zhǔn)單元、GPIO、SRAM 編譯器、ROM 編譯器、內(nèi)存接口、SerDes 和 UCIe 產(chǎn)品，現(xiàn)在可以從各種供應(yīng)商以預(yù)硅設(shè)計(jì)套件的形式獲得，這些供應(yīng)商包括臺(tái)積電本身、Alphawave、ABI、Cadence、Synopsys、M31 和 Silicon Creations。
據(jù)IT之家了解，臺(tái)積電 N2 系列工藝技術(shù)相較于其前代的主要增強(qiáng)之處在于納米片全柵極（GAA）晶體管和超高性能金屬-絕緣體-金屬（SHPMIM）電容。納米片 GAA 晶體管的優(yōu)勢(shì)是可以通過調(diào)整通道寬度來定制高性能或低泄漏操作，SHPMIM 電容則可以增強(qiáng)電源穩(wěn)定性并促進(jìn)片上解耦。據(jù)臺(tái)積電稱，SHPMIM 電容的容量密度是其前代的兩倍以上，同時(shí)還將 Rs 方塊電阻（歐姆 / 方塊）降低了 50%，而 Rc 通孔電阻也降低了 50%。
與第一代 N2 工藝相比，N2P 會(huì)有額外的改進(jìn)：功耗降低 5%-10%（在相同頻率和晶體管數(shù)量下）或性能提高 5%-10%（在相同功耗和晶體管數(shù)量下）。而 N2X 會(huì)擁有比 N2 和 N2P 更高的 FMAX 電壓，能夠?yàn)閿?shù)據(jù)中心 CPU、GPU 和專用 ASIC 提供更好的性能。在 IP 層面，N2P 和 N2X 兼容，因此打算使用 N2X 的公司無需重新開發(fā)為 N2P 設(shè)計(jì)的任何東西。
去年，臺(tái)積電在歐洲 OIP 論壇上表示，其 N2 工藝技術(shù)的生態(tài)系統(tǒng)正在發(fā)展，EDA 工具和一些第三方 IP 已經(jīng)通過了該合同芯片制造商的認(rèn)證。在今年的 OIP 活動(dòng)上，臺(tái)積電宣布，主要供應(yīng)商的所有 EDA 程序不僅通過了初代 N2 的認(rèn)證，而且也通過了其改進(jìn)版本 N2P 的認(rèn)證，這是一個(gè)重要的里程碑。
雖然臺(tái)積電的密切合作伙伴（擁有早期 PDK 和預(yù)生產(chǎn) EDA 工具的合作伙伴）已經(jīng)設(shè)計(jì)了使用臺(tái)積電 N2 系列工藝技術(shù)（2nm 級(jí)）制造的處理器（如蘋果），但資源有限的小型芯片設(shè)計(jì)公司不得不等待臺(tái)積電及其合作伙伴開發(fā)兼容的 EDA 程序和 IP 模塊。現(xiàn)在這些用于 N2P 的工具已經(jīng)以 0.9v PDK 形式提供，這表明 N2P 正按計(jì)劃進(jìn)行。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。