IT之家 3 月 14 日消息，近日，網(wǎng)絡(luò)上流傳的一份通知稱，華為宣布，已經(jīng)成功開發(fā)出芯片堆疊技術(shù)方案。另外，還有傳言稱華為的芯片堆疊方案，可以在 14nm 制程下實(shí)現(xiàn) 7nm 水平，屬于曲線救國。
據(jù)新浪科技報道，對于該通知，華為方面回應(yīng)稱，通知為仿冒，屬于謠言。
IT之家注意到，去年 5 月，華為技術(shù)有限公司公開了“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”專利，專利摘要顯示，該申請涉及電子技術(shù)領(lǐng)域，用于解決如何將多個副芯片堆疊單元可靠的鍵合在同一主芯片堆疊單元上的問題。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。