IT之家 11 月 1 日消息，根據(jù) DigiTimes 報(bào)道，Samsung Foundry 副總裁 Jeong Gi-Tae 透露，三星即將推出 SF1.4（1.4 nm）工藝中，納米片（nanosheets）的數(shù)量從 3 個(gè)增加到 4 個(gè)，有望明顯改善性能和功耗。
三星正在尋求擴(kuò)大其在 Gate-All-Around (GAA) 平臺(tái)方面的領(lǐng)先地位，在推出基于 GAA 的 SF3E 之后，計(jì)劃 2027 年上線 SF1.4（1.4nm）工藝，通過增加納米片數(shù)量進(jìn)一步改善工藝。
每個(gè)晶體管增加納米片數(shù)量，可以增強(qiáng)驅(qū)動(dòng)電流，從而提高性能，更多的納米片允許更多的電流流過晶體管，從而增強(qiáng)其開關(guān)能力和運(yùn)行速度。
此外，更多的納米片可以更好地控制電流，這有助于減少漏電流，從而降低功耗。此外，改進(jìn)的電流控制還意味著晶體管產(chǎn)生的熱量更少，從而提高了功率效率。
IT之家此前報(bào)道，三星還計(jì)劃在 1.4nm 工藝中采用背部供電（BSPDN）技術(shù)，旨在更好地挖掘晶圓背面空間的潛力，但至今仍未在全球范圍內(nèi)實(shí)施。
雖然目前半導(dǎo)體行業(yè)已不再使用柵極長(zhǎng)度和金屬半節(jié)距來為技術(shù)節(jié)點(diǎn)進(jìn)行系統(tǒng)命名，但毫無疑問目前的工藝技術(shù)也是數(shù)字越小越先進(jìn)。
隨著半導(dǎo)體工藝微縮路線不斷地向前發(fā)展，集成電路內(nèi)電路與電路間的距離也不斷縮窄，從而對(duì)彼此產(chǎn)生干擾，而 BSPDN 技術(shù)則可以克服這一限制，這是因?yàn)槲覀兛梢岳镁A背面來構(gòu)建供電路線，以分隔電路和電源空間。
相關(guān)閱讀：
《三星計(jì)劃 2027 年讓 1.4nm 工藝用上 BSPDN 背部供電技術(shù)》
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。