IT 之家 2 月 22 日消息，英特爾在 IFS Direct Connect 活動上透露了其未來節(jié)點演化版本性能指標(biāo)：每次的 PPA 提升不超過 10%。
IT 之家注：PPA 即 Power / Performance / Area，功耗、性能、面積（邏輯密度），三者作為整體被用作先進(jìn)制程的性能判據(jù)。
英特爾已確認(rèn)未來將為部分制程節(jié)點推出演化版本，與標(biāo)準(zhǔn)版本以“P”“T”“E”后綴區(qū)分，分別意為“性能提升”“用于 3D 堆疊的硅通孔技術(shù)”和“功能擴(kuò)展”。
外媒 Anandtech 稱，“P”演化版本的每瓦性能改進(jìn)為 5-10%；而在引入新功能的“E”演化版本上，英特爾也將提供一定的改進(jìn)，但小于 5%。
Anandtech 還提到，對于每瓦性能超過 10% 的改進(jìn)，英特爾將使用獨立的主要制程節(jié)點進(jìn)行稱呼。
根據(jù)德媒 HardwareLuxx 編輯 Andreas Schilling 的說法，英特爾 CEO 帕特?基辛格（Pat Gelsinger）表示未來“P”和“E”兩類演化版本節(jié)點將在 PPA 上提升 5+%；此外對于 Intel 7/4/3/20A / 18A 這幾個主要制程節(jié)點，每一步的 PPA 提升為 14~15+%。
綜合外媒 Anandtech 和科技博客 More Than Moore 以往報道中的資料，臺積電近期演化版本節(jié)點的提升也大致落在這一水平，相關(guān)信息整理如下以供參考（？指未知，-指不變）：
| N5->N5P | N5->N5HPC | N4->N4P | N4P->N4X | N3->N3E | |
| 功耗（減少） | 10% | ？ | - | ？ | ？ |
| 性能（提升） | 5% | 7% | 6% | ≥4% | 5% |
| 面積（縮?。?/td> | - | - | - | ？ | - |
除了這些常規(guī)工藝節(jié)點，英特爾還將為客戶提供更豐富的選擇：英特爾代工負(fù)責(zé)人斯圖爾特?潘（Stu Pann）在于 IFS Direct Connect 活動前夕接受外媒 Tom's Hardware 采訪時表示，愿與 EDA 合作伙伴一起，為客戶開發(fā)類似英偉達(dá) 4N（基于臺積電 5nm 工藝）的定制節(jié)點。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。