IT之家 8 月 13 日消息，據(jù)韓媒 THE ELEC 報道，SK 海力士研究員 Seo Jae-Wook 在韓國水原當(dāng)?shù)貢r間 12 日舉行的學(xué)術(shù)會議上表示，未來考慮轉(zhuǎn)向 4F2 或 3D 結(jié)構(gòu)的 DRAM 內(nèi)存，以降低成本壓力。
Seo Jae-Wook 表示：
從 1c DRAM 開始，EUV 光刻成本迅速增加，現(xiàn)在是時候考慮以這種方式制造 DRAM 是否有利可圖了。
（SK 海力士）也在考慮是否應(yīng)該從下一代產(chǎn)品開始轉(zhuǎn)向 VG（IT之家注：即垂直柵極，Vertical Gate）或 3D DRAM。
Seo Jae-Wook 此處提到的 VG DRAM 即 4F2 DRAM，三星電子稱其為 VCT（垂直通道晶體管）DRAM，是一種垂直構(gòu)建單元結(jié)構(gòu)的新型內(nèi)存。
4F2 DRAM 的源極、柵極、漏極和電容從下到上放置，字線和位線分別連接到柵極和源極，相較現(xiàn)有的 6F2 DRAM 可減少約 30% 芯片面積。Seo Jae-Wook 預(yù)計(jì) VG DRAM 將在 0a nm 節(jié)點(diǎn)后量產(chǎn)。
三星電子、SK 海力士、美光三大原廠采用 EUV 光刻的 1c nm DRAM 即將在 2024~2025 年推出。而從下代 1d nm 節(jié)點(diǎn)開始，先進(jìn)內(nèi)存將使用 EUV 多重曝光，大幅提升生產(chǎn)流程中 EUV 光刻環(huán)節(jié)的成本。
Seo Jae-Wook 表示，利用 VG 或 3D DRAM 結(jié)構(gòu)，能將內(nèi)存的 EUV 光刻成本降至傳統(tǒng) 6F2 DRAM 的一半以下。
其中對于 VG DRAM，可再維持 1~2 代工藝的低光刻成本，但在那之后 EUV 成本將回歸急劇上升軌道；而 3D DRAM 路線則需要對沉積與蝕刻設(shè)備進(jìn)行大規(guī)模投資。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。